Manuel d'utilisation / d'entretien du produit NoBL CY7C1460AV25 du fabricant Cypress Semiconductor
Aller à la page of 27
36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined SRAM with NoBL™ Architecture CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Cypress Semiconductor Corpora tion • 198 Champion Cou rt • San Jose , CA 95134-1 709 • 408-943-2 600 Document #: 38-05354 Rev .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 2 of 27 Selection Guide 250 MHz 200 MHz 167 MHz Unit Maximum Access T i me 2.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 3 of 27 Pin Configurations A A A A A 1 A 0 V SS V DD A A A A A A V DDQ V SS DQb DQb DQb V SS V DDQ DQb DQb V SS NC V DD DQa.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 4 of 27 Pin Configurations (continued) 23 4 567 1 A B C D E F G H J K L M N P R TDO NC/576M NC/1G DQP c DQ c DQP d NC DQ d .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 5 of 27 Pin Configurations (continued) A B C D E F G H J K L M N P R T U V W 123456789 1 1 10 DQg DQg DQg DQg DQg DQg DQg D.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 6 of 27 CE 1 Input- Synchronous Chip Enable 1 Inp ut, active LOW . Sampled on the rising edge of CLK. Used in conjunction wi th CE 2 and CE 3 to select/deselect the device. CE 2 Input- Synchronous Chip Enable 2 Input, active HIGH .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 7 of 27 Functional Overview The CY7C1460A V25/CY7C1462A V25/CY7C1464A V25 are synchronous-pipel ined Burst NoBL SRAMs designed specifi- cally to eliminate wait states during Write/Read transitions.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 8 of 27 CY7C1460A V25, BW a,b,c,d for CY7C1460A V25 and BW a,b for CY7C1462A V25) inputs must be driven in each cycle of the burst write in order to writ e the correc t bytes of data.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 9 of 27 Partial Write Cycle Description [1, 2, 3, 8] Function (CY7C1460A V25) WE BW d BW c BW b BW a Read H X X X X Write .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 10 of 27 IEEE 1 149.1 Serial Boundary Scan (JT AG) The CY7C1460A V25/CY7C1462A V25/CY7C1464A V25 incor- porates a serial boundary scan test access port (T AP). This part is fully compliant with 1 149.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 1 1 of 27 When the T AP controller is in the Capture-IR state, the two least significant bits are loaded with a binary “01” pattern to allow for fault isolation of the board -level serial test data path.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 12 of 27 When this scan cell, called the “extest outpu t bus tri-state,” is latched into the prel oad register during t.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 13 of 27 2.5V T AP AC T est Conditions Input pulse levels ........... ........... .............. ........... V SS to 2.5V Input rise and fall time ....... ... ........ ... ..
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 14 of 27 Scan Register Sizes Register Name Bit Size (x36) Bit Size (x18) Bit Size (x72) Instruction 3 3 3 Bypass 1 1 1 ID 3.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 15 of 27 165-ball FBGA Boundary Scan Order [12] CY7C1460A V25 (1M x 36), CY7C1462A V25 (2M x 18) Bit# Ball ID Bit# Ball ID .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 16 of 27 209-ball FBGA Boundary Scan Order [12, 13] CY7C1464A V25 (512K x 72) Bit# Ball ID Bit# Ball ID Bit# Ball ID Bit# B.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 17 of 27 Maximum Ratings (Above which the useful life may be impaired. For user guide- lines, not tested.) S torage T emperature ............. .............. ...... –65°C to +150°C Ambient T emperature with Power Applied .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 18 of 27 Cap acit ance [16] Parameter Description T est Conditions 100 TQFP Max. 165 FBGA Max. 209 FBGA Max. Unit C IN Input Capacitance T A = 25°C, f = 1 MHz, V DD = 2.5V V DDQ = 2.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 19 of 27 Switching Characteristics Over the Operating Range [21, 22] Parameter Descriptio n –250 –200 –167 Unit Min. Max. Min. Max. Min. Max. t Power [17] V CC (typical) to the first access read or write 1 1 1 ms Clock t CYC Clock Cycle T ime 4.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 20 of 27 Switching W aveforms Read/Write/T iming [23, 2 4, 25] NOP , ST ALL and DESELECT Cycles [23, 24, 26] Notes: 23. For this waveform ZZ is tied low . 24. When CE is LOW, CE 1 is LOW , CE 2 is HIGH and CE 3 is LOW .
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 21 of 27 ZZ Mode T iming [27, 28] Notes: 27. Device must be deselected when entering ZZ mode. See cycle descr ipt ion table for all possible signal co nditions to deselect the device.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 22 of 27 Ordering Information Not all of the speed, package and temperature ranges ar e available. Please con t act your local sales repr esentative or visit www .cyp ress.com for a ctual produc ts offered.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 23 of 27 250 CY7C1460A V25-250AXC 51-85050 100-Pin Thin Quad Flat Pack (14 x 20 x 1.4 mm) Lead-Free Commercial CY7C1462A V25-250AXC CY7C1460A V25-250BZC 51-85165 16 5-bal l Fine-P itch Ball Grid Array (15 x 17 x 1.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 24 of 27 Package Diagrams NOTE: 1. JEDEC STD REF MS-026 2. BODY LENGTH DIMENSION DOES NOT INCLUDE MOLD PROTRUSION/END FLASH MOLD PROTRUSION/END FLASH SHALL NOT EXCEED 0.0098 in (0.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 25 of 27 Package Diagrams (continued) A 1 PIN 1 CORNER 17.00±0.10 15.00±0.10 7.00 1.00 Ø0.45±0.05(165X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.35 1.40 MAX. SEATING PLANE 0.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 26 of 27 © Cypress Semi con duct or Cor po rati on , 20 06 . The information con t a in ed he re i n is su bject to change wi t hou t n oti ce.
CY7C1460A V25 CY7C1462A V25 CY7C1464A V25 Document #: 38-05354 Rev . *D Page 27 of 27 Document History Page Document Title: CY7C146 0A V25/CY7C1462A V25/CY7C1464A V25 36 -Mbit (1-Mbit x 36/2-Mbit x 18/512K x 72) Pipelined SRAM with NoBL™ Architecture Document Number: 38-05354 REV .
Un point important après l'achat de l'appareil (ou même avant l'achat) est de lire le manuel d'utilisation. Nous devons le faire pour quelques raisons simples:
Si vous n'avez pas encore acheté Cypress Semiconductor NoBL CY7C1460AV25 c'est un bon moment pour vous familiariser avec les données de base sur le produit. Consulter d'abord les pages initiales du manuel d'utilisation, que vous trouverez ci-dessus. Vous devriez y trouver les données techniques les plus importants du Cypress Semiconductor NoBL CY7C1460AV25 - de cette manière, vous pouvez vérifier si l'équipement répond à vos besoins. Explorant les pages suivantes du manuel d'utilisation Cypress Semiconductor NoBL CY7C1460AV25, vous apprendrez toutes les caractéristiques du produit et des informations sur son fonctionnement. Les informations sur le Cypress Semiconductor NoBL CY7C1460AV25 va certainement vous aider à prendre une décision concernant l'achat.
Dans une situation où vous avez déjà le Cypress Semiconductor NoBL CY7C1460AV25, mais vous avez pas encore lu le manuel d'utilisation, vous devez le faire pour les raisons décrites ci-dessus,. Vous saurez alors si vous avez correctement utilisé les fonctions disponibles, et si vous avez commis des erreurs qui peuvent réduire la durée de vie du Cypress Semiconductor NoBL CY7C1460AV25.
Cependant, l'un des rôles les plus importants pour l'utilisateur joués par les manuels d'utilisateur est d'aider à résoudre les problèmes concernant le Cypress Semiconductor NoBL CY7C1460AV25. Presque toujours, vous y trouverez Troubleshooting, soit les pannes et les défaillances les plus fréquentes de l'apparei Cypress Semiconductor NoBL CY7C1460AV25 ainsi que les instructions sur la façon de les résoudre. Même si vous ne parvenez pas à résoudre le problème, le manuel d‘utilisation va vous montrer le chemin d'une nouvelle procédure – le contact avec le centre de service à la clientèle ou le service le plus proche.
